| Titre : | IC design essentials (part 3) : 8-Bit timer design with 180-nm CMOS technology (2016) |
| Auteurs : | Nishant Mittal, Auteur |
| Type de document : | Article : texte imprimé |
| Dans : | Circuit cellar (315, Octobre 2016) |
| Article en page(s) : | P. 32-37 |
| Langues: | Américain |
| Sujets : |
IESN Complementary Metal-Oxide-Semiconductor ; Conception ; Electronique |
| Résumé : |
"Last time, Nishant covered design modeling and layout techniques. In this article he details the final stages of the design process using 180-nm CMOS technology." (Extrait de Circuit cellar n°315)
|
Exemplaires (1)
| Localisation | Section | Support | Cote de rangement | Statut | Disponibilité |
|---|---|---|---|---|---|
| Bibliothèque IESN | _Périodiques | Périodique | 62 CIR 315 | Consultation possible sur demande | Exclu du prêt |
