Titre : | Chisel, construire du matériel en langage scala : FPGA & Gateware (2022) |
Auteurs : | Fabien Marteau, Auteur |
Type de document : | Article : texte imprimé |
Dans : | Hackable Magazine (N°40, janvier / février 2022) |
Article en page(s) : | P.100-130 |
Langues: | Français |
Sujets : |
IESN Chisel (langage) ; Hardware Description Language ; Informatique ; RISC-V ; Scala (informatique) ; Verilog HDL |
Résumé : | Chisel est un langage de description de matériel (HDL pour Hardware Description Language) né à l'université de Berkeley en même temps que le jeu d'instructions RISC-V. Chisel est basé sur le langage de programmation multiparadigme Scala. Ce langage permet de décrire un système synchrone et de générer du code Verilog pour la synthèse sur FPGA ou ASIC. (Extrait de Hackable, 40, p.100) |
Exemplaires (1)
Localisation | Section | Support | Cote de rangement | Statut | Disponibilité |
---|---|---|---|---|---|
Bibliothèque IESN | _Périodiques | Périodique | 62/68 HAC 40 | Empruntable sur demande | Disponible |