|
Résumé :
|
Concevoir des composants numériques en Verilog passe nécessairement par la simulation. Pour simuler du Verilog, il existe un logiciel open source nommé Icarus qui remplit bien sa fonction. il existe également des simulateurs non libres qui sont généralement plus performants. Mais tous ces simulateurs ont le même défaut, ils sont lents. Verilator est un simulateur un peu particulier qui se concentre sur la partie synthétisable du Verilog et génère un objet C++ que l'on va simuler au moyen d'un programme écrit dans ce même langage. Cette approche permet un gain de l'ordre d'une trentaine de fois plus rapide qu'Icarus dans l'exemple que nous allons voir. il est également plus rapide que tous les simulateurs commerciaux. (Extrait de Hackable, 43, p.108)
|
