Titre : | Pimp my Led Counter, les performances de l'addition : FPGA & Gateware, LED/HDL (2024) |
Auteurs : | Fabien Marteau, Auteur |
Type de document : | Article : texte imprimé |
Dans : | Hackable Magazine (N°55, juillet/août 2024) |
Article en page(s) : | p.88-111 |
Langues: | Français |
Sujets : |
IESN Electronique ; Field-Programmable Gate Array ; Hardware Description Language |
Résumé : |
Pour évaluer un nouveau FPGA, on commence généralement avec la conception d'un compteur pour faire clignoter une LED. Ce HelloWorld simpliste nous amène à utiliser toute la chaîne de développement, de la conception du circuit en langage HDL jusqu'à la configuration du FPGA sur le kit. En passant bien sûr par la synthèse, le placement routage et le bistream? On se penche rarement sur les performances du compteur utiliser pour le clignotement no comment l'optimiser de manière à augmenter la fréquence du cadencement au maximum qu'il est possible d'obtenir avec le modèle étudié. C'est pourtant ce qu'on se propose de faire dans cet article à partir du kit iCEstick de chez Lattice. (extrait de Hackable, 55, p.88) |
Exemplaires (1)
Localisation | Section | Support | Cote de rangement | Statut | Disponibilité |
---|---|---|---|---|---|
Bibliothèque IESN | _Périodiques | Périodique | 62/68 HAC 55 | Empruntable sur demande | Disponible |